Tijdens de AIS 2012-beurs, dat staat voor Accelerating Innovation Summit, heeft halfgeleiderontwerper LSI haar licht laten schijnen op toekomstige problemen die kunnen ontstaan als geheugenchips verder verkleind worden. De kans op tegenslagen is met geheugen groter dan met producten als processoren, aldus de ontwerper.
De hoeveelheid schrijfacties per seconde kan afnemen als de ruimte tussen de elektronen en geheugencellen afneemt. Cellen kunnen elkaar gaan storen en ook is er een grotere kans op lekken en degeneratie. LSI vergelijkt flash-geheugencellen van acht jaar geleden met huidige opslag en concludeert dat het aantal elektronen per cel sterk is afgenomen. Pasten er in 2004 nog zo'n duizend elektronen in een geheugencel, nu zijn dat er honderd. Oud SLC-flashgeheugen kon 100.000 keer beschreven worden terwijl dat tegenwoordig met MLC nog slechts 4000 keer kan. TLC, dat bijvoorbeeld te vinden is in de Samsung 840 250 GB, kan in totaal 500 keer beschreven worden voordat het er mee stopt.
Ouder SLC-geheugen, gebakken door Samsung op het 73nm-procédé.
Met het toenemende formaat van flash-chips is er ook de mogelijkheid dat het aantal I/O's van een SSD instort. Op 22nm TLC-geheugen past 32x zoveel data als op een 65nm SLC-chip. Echter, met een beperking van het aantal kanalen kost het moeite om de snelheid hoog te houden. Uiteraard levert de schaalverkleining zelf wel besparingen op maar dit is niet het enige probleem van nieuwer geheugen. Elektronen in SLC (Single Level Cell)-geheugen kunnen aan of uit staan om een 1 of 0 te vormen. MLC (Multi Level Cell)-flashopslag biedt vier standen voor elektronen terwijl TLC (Triple Level Channel) er acht biedt. Het komt dus niet goed uit dat het aantal elektronen per cel zo sterk af is genomen: er is weinig ruimte meer voor fouten.
Het is wel een kwestie van balanceren voor de geheugenproducenten en de technici die zich bezighouden met de ontwikkeling van controllers.Met name de algoritmes voor foutcorrectie worden steeds ingewikkelder omdat de elektronen steeds meer houdingen aan kunnen nemen. Het slijtagepatroon van een flash-chip is ook lastig te beïnvloeden omdat reserveblokken niet gebruikt worden tot ze daadwerkelijk nodig zijn. Het zou handig zijn om deze op ieder moment aan te kunnen passen. Uiteraard zijn er wel mogelijkheden om de controllers te verbeteren met technieken als gedeeltelijke schrijfacties. LSI denkt dat de technici genoeg oplossingen voorhanden hebben om de toekomstige problemen te verhelpen maar het is wel zeker dat de barrières nog lang niet geslecht zijn.
Bron: SemiAccurate
