IBM heeft in samenwerking met Samsung en GlobalFoundries zijn eerste 5 nanometer chip onthuld. Naast de gebruikelijke verbeteringen in stroomverbruik, prestaties en dichtheid is de nieuwe chip ook een van de eerste die een gate-all-around structuur gebruikt.
In de nieuwe transistoren loopt de gate niet meer om een vin-vormige source heen, zoals bij veel huidige processen, maar loopt hij volledig om de source heen. Hierdoor is er meer oppervlakte voor de uitwisseling van stroom, waardoor sneller geschakeld kan worden of minder stroom verbruikt kan worden. Het nieuwe ontwerp bevat drie zeer dunne gates die samen 30% betere prestaties bieden dan een evengrote FinFET-transistor.
.jpg)
De chips zijn gemaakt met behulp van onder andere ASML's EUV-machines. Hoewel hele process nog steeds een groot aantal bewerkingsstappen bevat, is het aantal lithografie belichtingen afgenomen. Hierdoor zouden de kosten tegenover huidige niet-EUV processen af moeten nemen.
Tegenover het huidige 10 nanometer process, vermoedelijk Samsung's 10nm LPE, moeten de prestaties met 40% toenemen bij gelijk stroomverbruik. Indrukwekkender is het stroomverbruik bij gelijke prestatie, wat slechts een kwart is. Hiermee is de efficiëntie vier maal zo hoog als huidige processen. Ook de dichtheid heeft een flinke stap vooruit genomen. Waar IBM's 7 nanometer proces nog 20 miljard transistoren op 50mm2 kreeg, is dit bij het 5nm proces 30 miljard.
Op deze plaats stond content van een externe website, deze is verwijderd om ongewenste tracking-mogelijkheden te voorkomen.
Op deze plaats stond content van een externe website, deze is verwijderd om ongewenste tracking-mogelijkheden te voorkomen.
Bron: IBM
