Een van de grote uitdagingen in de high-performance computing-industrie is het op tijd aanleveren van gigantische hoeveelheden data aan de juiste processoren. Processor-logic is de afgelopen decennia beter geschaald met nieuwe nodes dan geheugen-logic, waardoor on-chip cache een schaars goed is geworden. De druk op de transportprotocollen om alle data die de verschillende chips opvragen en terugsturen op tijd af te handelen is daarbij steeds groter geworden.
Om dit probleem aan te pakken is het Gen-Z Consortium opgericht. Gesteund door een groot aantal leden is gepoogd een nieuwe interconnect-standaard te ontwikkelen om alle verschillende onderdelen in een computer aan elkaar te knopen. Gen-Z moet daarmee CPU's met GPU's en acceleratoren laten praten, maar ook met gedeeld werkgeheugen en I/O zoals opslag en netwerkverbindingen.
Op dit moment wordt voor het aansluiten van deze onderdelen veelal PCIe gebruikt. Deze standaard heeft echter last van flinke groeipijnen, het duurde maar liefst 7 jaar om de doorvoersnelheid te verdubbelen met PCIe 4.0. Daarnaast is Gen-Z flexibeler: waar PCIe alleen point-to-point verbindingen ondersteunt, kan Gen-Z ook switched topologies aan waarbij meerdere apparaten met meerdere apparaten kunnen praten, net als bij een ethernetswitch.
Met de release van versie 1.0 van de specificatie kunnen de diverse leden aan de slag met de implementatie in hard- en software van het protocol. Hier zitten een flink aantal grote namen tussen, waarbij de servermarkt het eerste doelwit lijkt. Alleen Intel en Nvidia ontbreekt. Uiteindelijk moet het Gen-Z-protocol schalen naar honderden gigabytes per seconde bandbreedte per component, maar in de eerste implementaties zal dit vermoedelijk nog lager zijn.
Leden Gen-Z Consortium
Bron: Gen-Z Consortium
