IBM's hoofd van het physical design team, Christopher Berry, heeft op de International Solid-State Circuits Conference vorige maand uiteengezet welke veranderingen de z15-mainframe die het in september onthulde heeft ten opzichte van de z14. Het meest opvallend is dat de nieuwe variant de grote hoeveelheid cache waar de z14 over beschikte nog eens heeft verdubbeld.
Elke chip in de z14 beschikte in totaal al over een flinke hoeveelheid cache. De L4-cache in de z14 lag op de 672 mibibyte (704 MB) wat voor een die van 696 vierkante millimeter zorgde. De nieuwe chip voor de z15-mainframe beschikt over bijna de dubbele hoeveelheid aan L4-cache (42,8% om precies te zijn), waardoor de capaciteit op 960 MiB (1006 MB) komt te liggen Ook de L2-cache is verdubbeld naar 4 MiB. Het meest opvallende is dat IBM dit voor elkaar heeft gekregen op dezelfde lithografie, namelijk GlobalFoundries' 14hp ff on soi-node - zonder de chip groter te maken.
Dit is mogelijk doordat IBM gebruikmaakt van deep trench capacitors voor zijn edram-cellen. Deze cellen hebben een dichtheid van slechts 0,0174 μm2. Dat betekent dat ze een hogere dichtheid hebben dan zelfs TSMC's sram-cellen met de hoogste dichtheid - deze chips hebben cellen van 0,021 vierkante micrometer. Daarbij moeten we vermelden dat sram wel gebruikmaakt van zes transistoren, terwijl dram een enkele transistor en een enkele condensator gebruikt. De hogere dichtheid zou mogelijk zijn gemaakt door de cellen zelf efficiënter in te richten, waardoor er twee keer zoveel geheugen in dezelfde cel blijkt te passen. De L1- en L2-caches bestaan uit sram-cellen die op 5,2 GHz draaien, de L3- en L4-caches maken gebruik van deze edram-cellen die de hogere dichtheid bezitten.
Bron: Wikichip
