De Chinese Academie van Wetenschappen (CAS) plant om elke zes maanden nieuwe chips op basis van de risc-v-instructiesetarchitectuur uit te brengen. Dat heeft CAS-hoogleraar Yungang Bao verklaard tijdens een lezing op het RISC-V Summit.
The Register schrijft dat de universiteit de ontwerpen zo snel uit wil brengen om de commercialisering van risc-v zo snel mogelijk op gang te helpen. De cadens van de RISC-V Foundation is hier een belangrijk onderdeel van. De bedenker van de instructiesetarchitectuur heeft het afgelopen jaar zestien belangrijke delen toegevoegd, waaronder vector execution units.
De chips van het CAS dragen de XiangShan-naamgeving, de eerste chip die afgelopen juli zijn tape-out-fase bereikte (Yanqihu) is vergelijkbaar met de SiFive P550 en de Arm Cortex-A76. Deze chip wordt gemaakt op een 28nm-node. De nieuwe XiangShang-chip (Nanhu) wordt gemaakt op SMIC's 14nm-node en moet twee keer zo snel zijn als zijn voorganger.
Er is nog een hoop onduidelijk over deze processor, maar het moet een dualcore zijn en in plaats van op 1,3 GHz op 2,0 GHz draaien. Het front- en back-end is herontworpen voor hogere prestaties en doorvoersnelheid. Het voornaamste doel was om de branch prediction-accuraatheid en de fetch-doorvoer te verbeteren. Het Chinese instituut zou bovendien een bedrijf als Red Hat voor het risc-v-ecosysteem willen.
Bronnen: RISC-V Summit, The Register
