De Peripheral Component Interconnect Special Interest Group die de pcie-specificatie ontwikkelt, heeft na de laatste draft versie 6.0 officieel vastgesteld en gepubliceerd voor leden.
De nieuwe generatie krijgt nogmaals een verdubbeling in snelheid ten opzichte van pcie 5.0, met 64 gigatransfers of 16 gigabyte per seconde per lane voor een totaal van 256GB/s op een x16-link.
Dit wordt behaald dankzij Pulse Amplitude Modulation met vier niveaus, waarbij één signaal vier waarden kan hebben, elke puls staat dus voor 00, 01, 10 of 11. Forward error correct(FEC) en cyclic redundancy check(CRC) moeten het verhoogde risico op bitfouten dat bij PAM4 komt verhelpen, zonder de latency te verhogen. Er is net als bij alle voorgaande generaties compatibiliteit met oudere versies, uiteraard wel op de lagere snelheden.
De snellere interconnect zal voorlopig vooral gebruikt worden in datacentra, high performance computing, artificiële intelligentie-taken en machine learning, de automotive-industrie, het Internet of Things en de militaire en aerospace-industrie. In alle gevallen wordt veel data verwerkt en is een zo kort mogelijke vertraging wenselijk. Voorlopig zullen nog geen consumentenproducten met pcie 6.0 uitgebracht worden. De eerste moederborden en ssd's met pci-express 5.0 zijn net op de markt gebracht.
Bron: Business Wire
