Een vroeg engineering sample van AMD's volgende generatie Epyc-processors is opgedoken in Geekbench. De vierde generatie Epyc-chips zal op een 5nm-node worden geproduceerd en maakt gebruik van de Zen 4-architectuur. Uit de Geekbench-registratie blijkt dat de hoeveelheid level 2-cache flink is toegenomen.
De 32-koppige chip heeft namelijk 1 MB L2-cache per core, wat twee keer zoveel is als voorganger Milan. Wel is dit nog minder dan Intels Alder Lake, waarvan de grote performance-cores elk 1,25 MB L2-cache hebben.
Verder lijkt de hoeveelheid L3-cache ongewijzigd, met 32 MB per chiplet (er vanuit gaande dat elke chiplet nog altijd 8 cores bevat). Omdat de Genoa-chips maximaal 96 cores aan boord zullen krijgen zal de totale hoeveelheid L3-cache wel hoger worden dan Milan, maar niet zo hoog als de Milan-X-processors met 3D V-Cache: (vermoedelijk) 384 MB voor Genoa, versus 768 MB voor Milan-X.
AMD's vierde generatie Epyc-processors verschijnt volgens de fabrikant nog dit jaar. Eerder bleek al dat de nieuwe chips twaalf geheugenkanalen aankunnen, waar huidige modellen maximaal acht kanalen ter beschikking hebben.
Bronnen: Geekbench, VideoCardz
