Tom’s Hardware heeft een AMD-patent gespot van een processor waarbij een machine learning-accelerator via 3D-stacking bovenop de i/o-die wordt gestapeld. Hieruit blijkt opnieuw dat AMD de mogelijkheid onderzoekt om naast cache ook andere chips te combineren met deze packagingtechniek.
In het patent “Direct-connected machine learning accelerator” worden verschillende manieren beschreven om deze ai-rekenkracht te implementeren: zo wordt een accelerator met zijn eigen lokale geheugen genoemd, er komt ook een variant aan bod waarbij geheugen wordt aangesproken dat met de i/o-die is verbonden. Een andere oplossing is een accelerator in de vorm van een reguliere chiplet, die niet op maar naast de andere rekenkernen wordt geplaatst. In dat geval wordt het werkgeheugen van het systeem gebruikt.
Het is niet de eerste keer dat het stapelen van ai-acceleratoren wordt besproken door team rood. Eind vorig jaar heeft AMD in een ander patent beschreven hoe deze chips bovenop een gpu kunnen worden geplaatst. Bovendien zijn er naast ai-acceleratoren nog allerlei andere toepassingen op het gebied van 3D-stacking, waaronder field programmable gate arrays (fpga’s) of gpu-chiplets. Wanneer deze producten op de markt zullen komen is momenteel echter niet duidelijk.
Bronnen: Tom's Hardware, Free Patents Online
