IBM en Tokyo Electron hebben een een systeem ontworpen en een proefversie gebouwd om eenvoudiger en vooral goedkoper 3D-gestapelde chips te produceren. In het Thomas J Watson Research Center in Albany, New York, wordt nu getest hoe het proces geïmplementeerd kan worden in een volwaardige productielijn.
De stapel-technologie wordt nu vooral gebruikt voor het plaatsen van high-bandwidth memory of hbm op server-chips, maar kan ook gebruikt worden voor het plaatsen van compute dies op elkaar. Doordat het steeds moeilijker wordt om de nodes kleiner te maken zoekt IBM de hoogte op, in plaats van een groter oppervlak te gebruiken. Dit resulteert in lagere latency's en een hogere dichtheid.
Voor het stapelen van chips moeten de fragiele silicium-schijven of wafers aan een drager bevestigd worden. Hiervoor wordt vaak een glazen plaat gebruikt zodat de lijm die gebruikt wordt met ultraviolet-lasers losgemaakt kan worden. Als er teveel kracht gebruikt wordt is het risico op breuk hoog, wat de yields verlaagt en de kosten opdrijft.
In het nieuwe proces wordt een infrarood-laser gebruikt die ook silicium los kan maken, waardoor er geen glas meer gebruikt hoeft te worden. Dit maakt het proces eenvoudiger doordat er minder verschillende materialen gebruikt worden en de apparatuur voor het bewerken van silicium toch al aanwezig is.
Er wordt al sinds 2018 aan deze techniek gewerkt, waarbij halfgeleiderfabrikant Tokyo Electron een 300mm-productie-unit heeft opgezet waarin de wafers verbonden en losgemaakt kunnen worden. IBM weet nog niet wanneer de technologie op de markt komt.
Bron: The Register
