AMD-ceo Lisa Su zegt tijdens de International Solid-State Circuits Conference dat er plannen zijn om dram-lagen en compute units te bundelen op één interposer en later als geheel te stapelen. Deze constructie zou zeer efficiënt zijn en zou vooral toegepast worden om snelheidswinsten te creëren in serverprocessors en hpc-accelerators. Het principe zorgt niet in alle gevallen voor een betere prestatie. Ook spreekt Su over het integreren van processorrekenkracht in geheugen.
Het is al een gegeven dat hbm op een logic die gestapeld wordt, maar AMD wil dus kort door de bocht hetzelfde doen met 'regulier' dram-geheugen. Dit concept borduurt voort op een huidige tendens waarbij geheugen in 3D gestapeld wordt. Op deze manier wordt ruimte op de printplaat of substraat bespaard en kan er nog meer geheugen en rekenkracht in een kleinere vormfactor gepropt worden. Omdat de onderdelen, in dit geval het dram-geheugen en processoreenheden, dichter bij elkaar liggen moet de connectie tussen de onderdelen ook sneller en met minder energiekosten plaatsvinden.
In het verlengde daarvan spreekt Su over processorkracht in geheugen. Wederom is efficiëntie het sleutelwoord, gezien er voor bepaalde processen geen informatie over en weer hoeft worden verzonden van een (grafische) processor naar het geheugen.
Bronnen: AMD (YouTube), via TechPowerUp
