Intel is er als eerste in geslaagd om een testchip te vervaardigen waarbij de stroom langs de achterkant van de wafer wordt geleverd. Tot dusver wordt deze laag bovenop de transistors geplaatst, wat het ontwerp bemoeilijkt en de kosten verhoogt. Dankzij het zogenaamde PowerVia moet ook de droop afnemen, terwijl de snelheid lichtjes kan worden opgekrikt.
Het bedrijf heeft de technologie succesvol geïmplementeerd in een Intel 4-gebaseerde testprocessor met vier Crestmont e-cores (die in Meteor Lake zullen worden gebruikt). Team blauw heeft ervoor gekozen om PowerVia te testen op het vroegere 7nm, zodat het ontwikkelingsproces van 20A en 18A niet werd verhinderd. Dit type stroomvoorziening zal namelijk voor het eerst beschikbaar zijn in producten met deze eerste Angstrom-procedés van het merk. De massaproductie van de 20A-node, met RibbonFET en PowerVia, gaat naar verwachting van start in de eerste helft van 2024.
Deze verplaatsing brengt verschillende voordelen met zich mee. Door het ontkoppelen van stroom en data treden er minder conflicten op en kunnen deze afzonderlijk geoptimaliseerd worden. Op het gebied van IR voltage droop wordt een daling van 30% op het packageniveau genoemd, terwijl de kloksnelheid met 6% kan worden verhoogd. Een dergelijk ontwerp zorgt er bovendien voor dat het goedkoper wordt om een chip te maken.
De prik wordt geleverd door nano through silicon via's, die honderden keren dunner zijn dan bestaande implementaties.
De fabrikant heeft ook aandacht besteed aan de uitdagingen van PowerVia. Zo zijn er maatregelen getroffen om de gewijzigde warmteontwikkeling onder controle te houden en methodes ontwikkeld om de chips te kunnen debuggen – wat doorgaans langs de onderzijde wordt gedaan. Verder heeft onderzoek aangetoond dat de techniek geschikt is voor massaproductie: de yields van Intel 4 met PowerVia hebben een achterstand van ongeveer twee kwartalen op die van het reguliere proces. Naarmate het productieproces veroudert, worden er minder relatief minder producten afgekeurd.
Bron: Intel
