Alles wat je moet weten over werkgeheugen

Inhoudsopgave
  1. 1. Inleiding
  2. 2. Generatie
  3. 3. ECC en (unregistered) geheugen
  4. 4. Dual, triple en quad channel
  5. 5. Geheugengrootte
  6. 6. Snelheid
  7. 7. De latency paradox
  8. 8. Meer latency's
  9. 9. XMP en compabiliteit
  10. 10. Conclusie

Meer latency's

Naast de CAS latency (CL) zijn er ook nog andere latency’s. Doorgaans staan ze op een geheugenmodule vermeld, anders zijn ze ook met CPU-Z makkelijk uit te lezen. De belangrijkste zijn de RAS-to-Cas-latency (of Delay, tRCD), de RAS precharge time (tRP) en de RAS cycle time (tRAS). In die volgorde zul je ze vaak op een module tegenkomen: PC4-25600 CL16-16-16-36 is dus een DDR4-module met een theoretische bandbreedte van 25600 megabyte en een CL van 16 kloktikken, een tRCD en een tRP van 16 kloktikken en een tRAS van 36 kloktikken.

Wat betekent dit precies? Alle geheugencellen in een chip zijn ingedeeld in een matrixstructuur. Om een specifieke geheugenlocatie uit te lezen, wordt eerst het rij-adres doorgegeven aan de geheugenchip. Dan wordt het rij-adres gedecodeerd, wat de ‘command rate’ wordt genoemd. Als dat gebeurd is, wordt de data uit alle geheugencellen in die rij gekopieerd, en pas daarna kan het kolomadres worden doorgestuurd. De tijd die hiervoor nodig is, wordt RAS (RowAddress Select)-to-CAS (Column Address Select) latency genoemd. Deze tRCD is het aantal kloktikken dat het duurt om een geheugenrij te openen en een kolom daarbinnen te benaderen.

De CL en tRCD bij elkaar opgeteld is het aantal kloktikken dat het duurt om de eerste bit geheugen uit te lezen zonder dat er al een actieve rij is. De tRP ten slotte is het aantal kloktikken tussen het sluiten van een rij die op het moment wordt uitgelezen tot het openen van de volgende rij. De optelsom van tRP met tRCD en CL is daarmee het aantal kloktikken om de eerste bit geheugen uit te lezen als een andere rij al openstaat op dat moment.

Advertentie
0