AVX
Het floating point gedeelte binnen de Bulldozer core is niet dubbel uitgevoerd. Dit alles is in lijn met AMD’s filosofie dat de – al dan niet in de processor geïntegreerde – GPU steeds meer floating point berekeningen van de processor zal gaan overnemen, waardoor de floating point prestaties van een processor van ondergeschikt belang gaan zijn. Toch zijn ook hier enkele grote aanpassingen doorgevoerd: de twee 128-bit FP pipelines zijn geschikt voor de door Intel uitgedokterde nieuwe AVX-instructieset, die ook Intel zelf bij haar volgende generatie processorarchitectuur (Sandy Bridge) gaat toepassen.
AVX biedt allereerst een aantal nieuwe instructies, waaronder FMAC, een combinatie van vermenigvuldigen en optellen in één bewerking. Deze instructie kan uiteenlopende algoritmes potentieel flink versnellen. Daarnaast biedt AVX volgens de specificaties de mogelijkheid om zonder vertraging met 256-bit getallen te werken. Of AMD ook de mogelijkheid biedt om de twee 128-bit pipelines te combineren tot één 256-bit pipeline is echter nog niet duidelijk. Ten slotte biedt AVX de mogelijkheid om instructies met drie operands uit te voeren. Meer hierover vind je hier. Het is hoe dan ook een interessant gegeven dat de belangrijkste vernieuwingen in Intels volgende architectuur ook in AMD’s volgende architectuur zitten.
Om het Bulldozer blokschema compleet te maken: we zagen al dat beide integer blokken eigen L1-cache hebben. De floating point pipelines kunnen indien nodig ook gebruik maken van de L1-cache van één of beide integer blokken. Alle pipelines samen delen een stuk L2-cache. Ten slotte kunnen – net als bij AMD’s huidige architectuur – alle cores én de eventuele geïntegreerde videokaart binnen een processor een groot stuk gedeeld L3-cache gebruiken. Over de grootte van de caches heeft AMD nog niks bekend gemaakt.
