Intel heeft enkele van zijn nieuwste transistor designs en productiemethodes ten toon gesteld bij het jaarlijkse IEEE International Electron Devices Meeting (IEDM). Tijdens de 69ste editie van dit evenement liet het bedrijf onder andere 3D-gestapelde transistors getoond, De opvolger van FinFET; 'RibbonFET', en PowerVia.
De 3D-gestapelde transistors zijn zogenaamde 'complementary field effect transistors' of CFET's, met een 'gate pitch' vergelijkbaar met 60nm. Intel's 7-node heeft een gate pitch van 54nm, dus qua productieprocedé ligt CFET niet ver achter op Intels huidge aanbod. CFET moet hogere dichtheden mogelijk maken doordat chips niet alleen in horizontale richtingen uitgebreid kunnen worden, maar ook in de hoogte. De CFET technologie wordt in de aankomende jaren naar verwachting langzaam in productie genomen.
FinFET's opvolger zat er al enige tijd aan te komen, omdat de limieten van FinFET bijna zijn bereikt wanneer het gaat om transistordichtheid. RibbonFET moet de opvolger zijn van de in 2012 geïntroduceerde FinFET-technologie. RibbonFET maakt gebruik van meerdere platte banden die compleet omgeven worden door de gate tegenover een enkele vin die aan 3 kanten wordt omgeven in het geval van FinFET. Door het nieuwe transistor design moet het mogelijk zijn om een hogere aandrijfstroom door de transistor te sturen bij een vergelijkbaar voltage in de huidige transistors. Dit maakt hogere frequenties en daarmee prestaties mogelijk. Ook vermindert dit lekstromen waardoor een stapel nanoribbons minder ruimte in kan nemen dan een FinFET transistor die een vergelijkbare aandrijfstroom aan zou moeten kunnen. Een bijkomend voordeel is dat het eenvoudig moet zijn om de breedte van de nanoribbons aan te passen, wat het makkelijker maakt om designs te optimaliseren voor prestaties of voor efficiëntie. RibbonFET-technologie wordt vanaf Intel's 20 Ångström procedé verwacht in processors.
PowerVia technologie zit er ook al enige tijd aan te komen en zou net als RibbonFET spoedig zijn weg naar processors moeten vinden. Het bedrijf gaf in de presentatie bij IEDM aan dat het in 2024 de eerste producten die gebruik maken van PowerVia op de markt wil brengen. De aankomende Meteor Lake processors zouden hier al gebruik van moeten maken. PowerVia moet prestaties van chips verbeteren door samen met 'Backside Power Delivery' de elektriciteitsdraden te verplaatsen van bovenop de transistors naar onder de transistors. Dit moet efficiënter zijn en voor minder interferentie zorgen binnen transistors. Om vanaf de onderkant van de processor naar de transistors te komen wordt gebruik gemaakt van nano 'through silicon vias' (TSVs) welke 500 keer kleiner moeten zijn dan reguliere TSV's. Samsung en TSMC's verwachten ook veel van deze nieuwe procestechniek.
Intel video die de PowerVia en RibbonFET technologieën introduceerde in 2021.
Intel liet ook een geintegreerd circuit zien van silicium en GaN (GalliumNitride). Dit materiaal wordt de laatste jaren steeds meer gebruikt voor efficiënte voedingen. Dit komt omdat Mosfets op basis van GaN sneller kunnen schakelen dan silicium transistors, waardoor er minder stroom verloren gaat en de efficiëntie dus beter is. Ook maken deze GaN-transistors het mogelijk om kleinere voedingen te bouwen. Door deze technologie ook in te zetten voor de elektriciteitstoevoer van processors moet deze efficiënter kunnen worden en voldoen aan de steeds hogere vraag aan stroom op een kleiner oppervlak.
Hiernaast presenteerde Intel ook enkele technieken die wat meer op de toekomst gericht zijn. Zoals 'transition metal dichalcogenide' (TMD) 2D materiaal. Hiermee moet het mogelijk worden om de fysieke gate lengte in een transistor onder de 10nm te krijgen. Intel zou binnenkort prototypes laten zien van TMD CMOS-transistors voor NMOS en PMOS elementen. Als laatste wil het bedrijf de eerste gate-all-around(GAA) 2D TMD PMOS transistor presenteren deze moet mogelijk ook nog gefabriceerd worden op een 300 mm wafer.
Bron: TechPowerUp
