Geen kruipende elegantie
De miljoen transistoren betekenden dat een groot deel van de twee en een half jaar ontwikkeling werd besteed aan het ontwerpen van schakelingen. De acht groepen die aan verschillende onderdelen van de chip werkten, moesten zorgvuldig te werk gaan om ervoor te zorgen dat elk onderdeel na assemblage naadloos zou samenwerken met alle andere.
Het team hanteerde bij dit alles de N10-ontwerpfilosofie: geen kruipende elegantie. Circuitontwerpers moesten vermijden dat het wiel opnieuw zou worden uitgevonden. Wanneer een typische cyclus twintig nanoseconden duurde en een bestaande techniek leidde tot een pad van vijftien nanoseconden, moest de ingenieur dat accepteren en verder gaan met de volgende schakeling. Het verbod op kruipende elegantie kwam daarmee niet alleen de betrouwbaarheid ten goede, maar versnelde ook het hele proces.
Om ervoor te zorgen dat de schakelingen van de verschillende blokken van de chip netjes op elkaar zouden aansluiten, werd een handboek geschreven. Met ingenieurs van Intels CAD-afdeling werd een grafisch gebaseerde circuit-simulatie-omgeving ontwikkeld waarin ingenieurs simulatieschema's, inclusief parasitaire capaciteiten van apparaten en onderlinge verbindingen, grafisch in plaats van alfanumeriek invoerden. De output werd vervolgens op een werkstation onderzocht, in de vorm van grafische golfvormen.
