Bestaand of zelf ontwikkelen?
Hoewel Intel beschikte over de hulpmiddelen om het lay-out-ontwerp rechtstreeks te genereren uit de taal op hoog niveau die de logica van de chip simuleerde, twijfelde het team of het die moest gebruiken. Dergelijke hulpmiddelen bespaarden weliswaar tijd en elimineerden bugs die door menselijke fouten van ontwerpers ontstonden, maar hadden niet de neiging zeer compacte schakelingen te genereren. Intels eigen automatische plaatsingshulpmiddelen voor lay-out-ontwerp halveerden de dichtheid, maar vertraagden de zaken met een derde in vergelijking met de tijd die een handgemaakt circuitontwerp kost.
Beslissen wanneer en waar deze hulpmiddelen te gebruiken, was eenvoudig: de delen van de floatingpoint-logica en de RISC-kern die gegevens manipuleren moesten handmatig worden ontworpen, evenals de caches, omdat die veel herhalingen bevatten. Sommige cellen werden honderden of zelfs duizenden malen herhaald (de sram-cel zelfs honderdduizend keer), zodat de ruimtewinst door het handmatig verpakken van de schakelingen veel meer dan een factor twee bedroeg. Bij de besturingslogica, waar weinig of geen herhalingen voorkomen, werd de tijdsbesparing echter de moeite van het extra silicium waard geacht, vooral omdat het automatisch genereren van de schakelingen het mogelijk maakte op het laatste ogenblik wijzigingen aan te brengen en de werking van de chip te corrigeren.
Ongeveer veertigduizend van de meer dan een miljoen transistoren van de chip werden automatisch gelegd, terwijl er ongeveer tienduizend handmatig werden gegenereerd en gerepliceerd om de resterende 980.000 te produceren. De hulpmiddelen voor het genereren van lay-outs waren al eerder bij Intel gebruikt en het team had er vertrouwen in dat ze zouden werken. Men was echter minder zeker van de hoeveelheid ruimte die de automatisch ontworpen circuits in beslag zouden nemen.
