AMD Phenom CPU / Spider platform test

Geheugencontroller

Één van de sterke punten van AMD's processorarchitectuur blijft natuurlijk de geïntegreerde geheugencontroller. Die vinden we bij Phenom natuurlijk ook weer terug. De nieuwe chips bieden ondersteuning voor dual-channel DDR2-1066 geheugen. Naast het opkrikken van de snelheid van 800 MHz naar 1066 MHz, heeft AMD nog diverse andere verbeteringen aan haar geheugencontroller doorgevoerd.

Allereerst is de opzet van de dual-channel geheugencontroller aangepast. Normaal gesproken worden de twee kanalen van elk 64-bit breed in feite gebruikt als één 128-bit geheugenbus. Data wordt dus telkens in groepen van 128-bits weggeschreven of uitgelezen. Bij Phenom kunnen de twee 64-bit geheugenkanalen echter indien nodig apart aangestuurd worden. Zo kan bijvoorbeeld core 1 via één kanaal data naar het geheugen wegschrijven, terwijl core 3 juist van het andere geheugenkanaal gebruik maakt. Volgens AMD kan deze opzet bij multi-tasking en virtualisatie voor een flinke prestatiewinst zorgen.

Een andere belangrijke verbetering is een speciale buffer die schrijfacties opspaart en op een gegeven moment in één keer uitvoert. Schakelen tussen lees- en schrijfmodus bij geheugenmodules kost immers altijd een aantal kostbare kloktikken. Waar bestaande geheugencontrollers schrijfacties altijd direct uitvoeren wanneer ze arriveren, stopt de nieuwe geheugencontroller ze dus eerst in een buffer totdat op een later moment er een hele rits schrijfacties achter elkaar gedaan kunnen worden. In de tussentijd kunnen leesacties op de hoogste snelheid worden uitgevoerd, aangezien er nog maar zelden hoeft te worden gewacht op schakelen tussen lees- en schrijfmodus.

Uniek is dat AMD de geheugencontroller heeft voorzien van pre-fetchers. Deze voorspellen op basis van toegangspatronen welke data er in de nabije toekomst zal worden aangeroepen en lezen deze data alvast in naar een snelle buffer. Vanuit deze buffer kan de data wanneer nodig zeer snel naar één van de caches van de processor gekopieerd worden. Die caches zélf maken overigens ook weer gebruik van pre-fetchers, zoals dat ook in de architectuur van Intel het geval is. De extra pre-fetcher in de geheugencontroller kan er echter voor zorgen dat AMD in geheugenintensieve applicaties een extra streepje voor krijgt.

Als laatste is ook de interne bandbreedte van de geheugencontroller flink vergroot, ondermeer door het invoeren van grotere buffers. De geheugencontroller is op die manier al voorbereid op snellere geheugensoorten. Waar AMD's eerste generatie quad-core processors nog gewoon gebruik maken van DDR2 geheugen is de architectuur zodoende al voorbereid op DDR3 in toekomstige revisies.

Verdere verbeteringen

Naast alles wat samenhangt met 128-bit SSE instructies en de verbeterde geheugencontroller zijn er in de vernieuwde architectuur nog de nodige extra verbeteringen te vinden.

Een belangrijke vernieuwing kennen we ook van Intels Core architectuur. Destijds schreven we dat de Core 2 de eerste processor was die aanroepen voor de caches en het geheugen kan omzetten in een geoptimaliseerde volgorde en zelfs toekomstige lees-acties voor kan laten gaan op schrijf-acties, om zo iedere mogelijke vertraging te voorkomen. Dit load-before-store principe heeft AMD nu ook geïmplementeerd voor Phenom. De processor houdt zelf bij of een eerder ingegeven maar later uitgevoerde schrijf-actie toevallig een zelfde stuk data overschrijft en maakt in dat geval de eerder ingelezen gegevens ongeldig. Het in een optimalere volgorde uitvoeren van (toekomstige) geheugentaken zorgt ervoor dat instructies in de regel veel minder land op hun data hoeven te wachten.

Ook heeft AMD de branch predictor verder geoptimaliseerd. Een branch predictor voorspelt binnen algoritmes waarin vertakkingen plaatsvinden hoe het programma verder zal verlopen en gaat op basis van die voorspellingen alvast instructies de pipeline insturen. De kwaliteit van de branch predictor heeft een grote invloed op de prestaties van een processor: wanneer er immers een keer een verkeerde vertakking is gekozen, duurt het de nodige klokslagen eer de pipeline weer leeg is en de juiste instructies kunnen worden ingeladen. Het geheugen van de branch predictor is binnen de nieuwe chip flink vergroot en dat betekent dat er meer historische data kan worden onthouden op basis waarvan bij vertakkingen nog betere inschattingen kunnen worden gemaakt. Daarnaast voorspelt de processor nu ook indirecte vertakkingen, een mogelijkheid die Intel eerder al toevoegde aan de eerste generatie Pentium M en later aan de Pentium 4 Prescott en wat bij elk van deze processors voor een flinke prestatiewinst zorgde.