AMD FX-8150, -8120, -6100, -4100 Bulldozer review

Architectuur

In onderstaande afbeelding is de architectuur van Bulldozer wat verder uitgewerkt. Bovenin vinden we vier decoders voor x86 instructies, volgens AMD meer dan voldoende om alle pipelines gevuld te houden. De intructiecache bedraagt 64 kilobyte. De branch prediction algoritmes zijn volgens AMD verder geoptimaliseerd, al blijft de exacte werking daarvan één van de best bewaarde geheimen van processorfabrikanten.

Interessant zijn de verschillende pipelines binnen de integer en floating point cores. Elk van beide integer cores bevat vier execution units, die tegelijkertijd instructies kunnen verwerken. Twee daarvan zijn geschikt om daadwerkelijk berekeningen met getallen uit te voeren. Allebei zijn ze geschikt voor simpele bewerkingen (optellen, aftrekken, bitwise compare, etc.), één is verder geschikt voor vermenigvuldigen, de ander voor delen. De twee andere pipelines zijn puur bedoeld voor het verwerken van geheugenadressen. Op dit vlak lijkt Bulldozer een stapje terug ten opzichte van de architectuur van de Phenom II's: deze hebben zes integer pipelines per core, drie voor data en drie voor geheugenadressen, waarvan er maximaal drie tegelijkertijd gebruikt kunnen worden. Wanneer er puur berekeningen gedaan hoeven te worden, kan de Phenom II telkens drie integer instructies per core per klokslag verwerken, een Bulldozer core slechts twee. Volgens AMD is de missende derde pipeline weggehaald omdat deze procentueel meer plek inneemt dan dat hij daadwerkelijk aan prestaties toevoegt. Dat zo'n extra pipeline flink wat extra transistors vergt - en dus de processor duurder maakt - staat buiten kijf. Maar of het een slimme zet was om deze weg te bezuinigen, wagen we te betwijfelen.

Het floating point-gedeelte van de Bulldozer-module komt qua architectuur eigenlijk vrijwel geheel overeen met dat van AMD's oudere processors, met een belangrijk verschil: ondersteuning voor nieuwe instructies. We schreven al in de inleiding dat de nieuwe processors ondersteuning krijgen voor SSE 4.1, SSE 4.2, AESNI en AVX. Daarmee zijn Bulldozer gebaseerde CPU's qua instructieondersteuning geheel op hetzelfde niveau als Intels Sandy Bridge processors.

AMD gaat zelfs nog een stapje verder en biedt ondersteuning voor fused multiply add (FMA) instructies met 4-operands, wat betekent dat AMD berekeningen als 'D = A x B + C' in één keer kan uitvoeren. Dergelijke instructies kunnen zeer veel (multimedia) software versnellen en staan zodoende hoog op het verlanglijstje van veel developers. Processors hebben daar tot dusver nog drie instructies voor nodig: 1: B = A x B, 2: C = B + C, 3: D = C. Intel gaat FMA pas ondersteunen bij haar volgende nieuwe architectuur, Haswell, eind volgend jaar. Intel kiest echter voor een variant met maximaal drie operands, bijvoorbeeld 'C = A x B + C'.

Verschillende compilers, waaronder GCC en de exemplaren van PGI en Microsoft, zullen AMD's FMA-instructies ondersteunen, maar het is maar de vraag of developers die optie daadwerkelijk gaan gebruiken als de uiteindelijke code alleen op AMD-processors uitgevoerd kan worden. Of Intels uiteindelijke FMA-implementatie ook gaat werken op Bulldozer is nu nog niet te zeggen. Het is dus een voordeel van de AMD-architectuur waarvan we ons helaas kunnen afvragen of we er ooit van zullen profiteren.

Naast FMA heeft AMD nog een handvol andere eigen instructies op verzoek toegevoegd, waarvan opnieuw de vraag is of men die op eigen houtje tot een succes kan maken.

Iedere Bulldozer-module heeft tenslotte 2 MB gedeelde L2-cache. Je zou '1 MB per core' kunnen zeggen, maar in single-threaded applicaties kan één van beide cores de volledige 2 MB gebruiken.Een enkele Bulldozer-module, geproduceerd met 32nm transistors, bevat zo'n 213 miljoen transistors en meet 30,9 mm².