Intel Xeon X5570 'Nehalem' test

Geïntegreerde geheugencontroller

Misschien wel de meest verstrekkende vernieuwing bij de nieuwe Xeons is dat Intel de geheugencontroller heeft verplaatst van de chipset naar de processors. Concurrent AMD nam dit besluit al in 2003 en dat heeft ze geen windeieren gelegd. Intel heeft gekozen voor een triple-channel DDR3-geheugencontroller. Waar de Core i7 desktop-CPU geschikt is voor ‘normale' DDR3 modules, dient bij de Xeon versie gebruik gemaakt te worden registered varianten. Het hele concept van energieslurpende fully buffered DIMM's, zoals dat nu in Intel servers wordt toegepast, is overboord gegooid.

Iedere CPU ondersteunt per kanaal maximaal drie geheugenmodules. Dat betekent in totaal dus maximaal negen modules per chip of achttien modules in een dual-CPU configuratie. Met moderne 8 GB DIMM's kun je op die manier 144 GB geheugen in een server plaatsen. De ondersteunde snelheid voor het geheugen is afhankelijk van het type Xeon 5500 processors. De topmodellen ondersteunen 1333 MHz bij één module per kanaal, 1066 MHz bij twee modules per kanaal en 800 MHz bij drie modules per kanaal.

Doordat het geheugen rechtstreeks met de processor verbonden is en geheugenaanvragen dus niet meer via de chipset hoeven te lopen, is de totale toegangstijd van het geheugen flink verkort. Intel maakt echter ook een flinke sprong wat betreft geheugenbandbreedte. Door de integratie van de geheugencontroller schaalt het aantal beschikbare geheugenkanalen immers met iedere geplaatste processor. In dual-CPU configuraties is er dan ook feitelijk een zes-kanaals geheugencontroller aanwezig. Intels chipset voor de quad-core Xeon-processors uit de Core-generatie is beperkt tot vier kanalen.

De geheugencontroller zit in het zogenaamde uncore gedeelte van de nieuwe Xeons.

De theorie voorspelt al veel goeds: de maximale geheugenbandbreedte voor vier-kanaals DDR2-800 geheugen bij Intels bestaande Xeon-platform is 25,6 GB/s. Een AMD Opteron systeem waarbij twee CPU's elk twee DDR2-1066 kanalen aansturen heeft in theorie een bandbreedte van 34,1 GB/s. Twee Xeon 5500 chips gecombineerd met DDR3-1333 geheugen zouden in theorie 64 GB/s moeten kunnen uitwisselen.

Nu ook Intel processors een geïntegreerde geheugencontroller hebben, ontstaat er bij multi-processor systemen een zogenaamde NUMA (Non-uniform Memory Access) geheugen architectuur. Software die fysiek op een bepaalde processor draait, kan het best gebruik maken van het geheugen gedeelte dat direct aan de betreffende processor verbonden is, aangezien dat met de laagste toegangstijd benaderd kan worden. Om een andere geheugenpartitie te benaderen, moet er immers via een andere CPU gecommuniceerd te worden. Het besturingssysteem moet hier rekening mee houden en het geheugen zo slim mogelijk indelen.

Hier kan Intel profiteren van de wet van de remmende voorsprong. AMD heeft immers met haar Opterons al enkele jaren een NUMA geheugen architectuur, met als resultaat dat alle besturingssystemen (Windows, Linux, etc.) er al volledig voor zijn geoptimaliseerd. Intel profiteert daar nu direct van. Interessant is overigens dat zelfs wanneer er gebruik gemaakt wordt van geheugen dat aan een andere processor hangt, de totale wachttijd nog altijd lager is dan bij het huidige Intel platform.