AMD Ryzen 2 & X470 review: Ryzen 5 2600X, Ryzen 7 2700 & 2700X + 6 X470 moederborden

Opfriscursus: hoe is Ryzen opgebouwd?

Binnen de Zen-architectuur worden vier cores gecombineerd in een zogenaamd CPU Complex, afgekort tot CCX. Binnen zo’n Complex bevindt zich een L3-cache met 16 parallelle communicatiepaden, met in totaal een capaciteit van 8 MB (2 MB per core). Iedere core kan elk deel van de L3-cache benaderen met een vergelijkbare latency. Een 8-core Zen-processor, zoals de Ryzen 7 processors, bevat dus twee van dergelijke CPU Complex’en en daarmee 16 MB L3-cache. Eén zo’n core complex meet 44 mm² en bevat 1,4 miljoen transistors. De Zen-core zelf beslaat overigens 7 mm², inclusief 512 kB L2-cache, en 32 kB L1 data-cache en 64 kB L1 instructiecache.

Alle onderdelen – de cores, de geheugencontroller, de pci-express-controller, etc. – staan met elkaar in verbinding middels AMD's Infinity Fabric. Deze technologie is ontwikkeld om allerhande chiponderdelen op een snelle, veilige en eenduidige manier met elkaar te kunnen verbinden. Infinity Fabric is bovenal een manier voor AMD om relatief eenvoudig op basis van standaard bouwblokken andere chipontwerpen te kunnen maken. Zo vormt Infinity Fabric niet enkel de basis voor Summit Ridge, maar ook voor AMD’s Raven Ridge-processors met Vega-gpu's en nu dus de Pinnacle Ridge-processors.

Binnen het Infinity Fabric bestaan er afzonderlijke bussen voor aansturing en voor datacommunicatie. Power Management is een integraal onderdeel van Infinity Fabric: het is via deze technologie dat de meer dan 1000 sensors binnen de Ryzen processor met elkaar in verbinding staan, om op nauwkeurige wijze te bepalen welke chiponderdelen wel of niet actief moeten zijn (en zo ja op welk energieniveau). Security is bovendien volledig ingebakken binnen de aansturingsmechanismes van Infinity Fabric.

De databussen binnen Infinity Fabric vinden hun oorsprong binnen de HyperTransport technologie, maar zijn flink versneld en verbeterd. Alle datacommunicatie over Infinity Fabric is geheel coherent, wat betekent dat wanneer ergens in een cache data wordt aangepast, dit automatisch wordt doorgegeven aan alle andere chiponderdelen die een kopie van dezelfde data bevatten. De hiervoor benodigde database is geoptimaliseerd voor een zo laag mogelijk latency, maar tegelijkertijd volledig schaalbaar gemaakt. Hierdoor kunnen niet alleen onderdelen binnen één enkele chip op een eenduidige manier met elkaar communiceren, maar ook meerdere chips binnen één processor of zelfs meerdere processors binnen één systeem.